

Bitácora Proyecto 3. Sistema divisor en FPGA.

Estudiantes: Fabián Chaverri Vargas

John Hibbert Bonilla

Adonay Valencia Molina

Descripción corta

Esta bitácora resume las actividades realizadas durante el desarrollo del Proyecto 3.

Se documentan los aportes grupales e individuales relacionados con el diseño, implementación, simulación e integración de un sistema divisor en FPGA utilizando SystemVerilog.

20/5/26 Todas Inicio del Proyecto

Se revisó el enunciado del proyecto y se identificaron los módulos principales necesarios para la implementación del sistema.

Se definió la arquitectura general compuesta por el lector de teclado, el núcleo divisor, la conversión binario a BCD, el sistema de despliegue en 7seg y el módulo superior de integración.

21/05/26 John Diseño del núcleo divisor

Se inició el desarrollo del módulo divisor basado en restas sucesivas. Se definieron las señales de entrada y salida necesarias para controlar la operación, incluyendo los indicadores de finalización y división entre 0.

21/05/26 Fabián Teclado Hexadecimal

Se investigó el funcionamiento del teclado. Se revisó el método de barrido por filas y lectura de columnas para detectar pulsaciones y generar el valor correspondiente de cada tecla.

22/05/26 Adonay / John

Se comenzó el diseño de los módulos encargados de mostrar información en los displays. Se definió el esquema de multiplexación y la lógica necesaria para seleccionar cada dígito.

23/05/26 Fabián / John módulo divisor

Se completó la primera versión funcional del divisor. Se verificó el cálculo del cociente y residuo mediante simulaciones preliminares para distintos valores de entrada.

24/05 Adonay Lector

Se desarrolló el módulo Keypad-reader encargado del barrido de filas, lectura de columnas y generación de los códigos de tecla. También se incorporó lógica para evitar múltiples detecciones de una misma pulsación.

24/05 Fabián BCD

Se implementó el módulo encargado de convertir el cociente y el residuo a formato BCD para facilitar su visualización en los 7-seg.

25/05/26 Todos Integración inicial

Se realizó la primera integración entre los módulos de lectura, división y visualización. Se verificó la correcta transferencia de datos entre subsistemas.

26/05/26 John Sin lector

Se desarrolló y ejecutó un testbench para verificar el funcionamiento del teclado hexadecimal. Se comprobó la detección correcta de diferentes teclas y la generación de señales de validación.

27/05/26 John Simulación del divisor.

Se realizaron pruebas del núcleo divisor utilizando diferentes combinaciones de dividendos y divisores. Se verificó el manejo correcto de divisiones exactas con residuo y entre 0.

28/05 Adonay sim del despliegue

Se verificó la operación del multiplexor de displays y la correcta generación de los patrones de segmentos para los diferentes dígitos.

30/05 Todas Integración final del sistema

Se desarrolló el módulo superior encargado de interconectar todos los bloques del proyecto.

02/26 Todos Implementación física del circuito

Se montó el circuito físico sobre protoboard.

02/6 Fabián Verificación con GTKWave

Se analizaron las formas de onda generadas por los testbench para verificar el comportamiento interno de los módulos principales. Se revisaron señales de control, sincronización y validación.

05/06/26 Fabián Preparación del Informe

Se trabajó en la elaboración del informe, incluyendo diagramas de bloques, descripción de módulos, resultados de simulación y análisis de implementación.